This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representation of The original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-112810

(43)Date of publication of application: 22.04.1994

(51)Int.CI.

H03K 19/173 H01L 27/04 H03K 19/096

(21)Application number: 04-285249

(71)Applicant: SONY CORP

30.09.1992 (22)Date of filing:

(72)Inventor: FUKUDA SHINICHI


FUKAMI TADASHI

MOROHOSHI ARIHIRO

(54) DIGITAL IC DEVICE

(57)Abstract:

PURPOSE: To minimize the power consumption required for each mode by reducing the power consumption of a circuit block not in use. CONSTITUTION: A clock signal with a usual frequency from an oscillating circuit 10 or a clock signal with a frequency lower than the usual frequency resulting from frequency-dividing the signal from the circuit 10 at a frequency divider circuit 14 is selected by selectors 13A, 13B and fed to clock input terminals of circuit blocks 4A, 4B being different function blocks in a digital IC. The selectors 13A, 13B are selectively controlled with a signal from a clock frequency control logic circuit 12 receiving the signal from mode changeover switches 1, 2, and the clock signal with a lower frequency than the usual frequency is sent to the circuit block not in use depending on the mode.



(13) 公配称群公撒(4) (18)日本因称許斤 (JP)

(11)特許出職公配命中

2

技術表示图形	FI	广立朝田奉	新別記号
(43)公開日 平成6年(1994)4月22日			
特開平6-112810			

13-283 8427-4M 8221-53

19/173

H 0 3 K 19/096 H01L 27/04 H 0 3 K (51) lat Q.

の記むり -01 Z

審査請求 未請求 請求項の数5(全 7 頁)

(21)出版 号	6200 平4-285249	(71) 出版人 00002185	000002185
			ソニー体式会社
(22)出版日	平成4年(1992)9月30日		東京都品川区北岛川6丁目7番35号
		(72)条明者	植田 一十
			東京都品川区北岛川 6丁目 7 書35号
			一条式会社内
		(72) 起現者	類見 正
			東京都岛川区北岛川 6丁目 7 春35号
			一种共会社内
		(72)発明者	器型 在各
			東京都品川区北呂川6丁目7書56号
			一体式会社内
		(32)代理人	(74)代理人 弁理士 小池 晃 (912名)

(54)【発明の名称】 ディジタル | C按量

(24) (政権)

【構成】 ディジタル I C内の異なる機能プロックであ レクタ13A、13Bは、モード切換スイッチ1、2か よっては使用しない回路プロック側に上配通常よりも低 る回路ブロック4A、4Bへのクロック入力増予に、発 凝回路10からの通常の周波数のクロックと、分周回路 らの信号が入力されるクロック周辺数コントロールロジ ック回路12からの信号により選択倒御され、モードに 1.4で分周した通信より低い周段数のクロックとを、セ レクタ13A、13Bでそれぞれ選択して供給する。

し、モードによって必要扱小限の消費電力で済むように [効果] 使用しない回路プロックの消費低力を少なく い周波数のクロックを送るようにする。

を作動 次の 色田

【韓米及1】 内部が複数の磁筒プロックに分かれて線 成され、所定の動作モード時に使用される第1のブロッ クと使用されない第2のプロックとを有するディジタル C数値において、

上配所定の動作モード時に上配第2のプロックのフリッ プフロップのクリア超子にクリア信号を供給することを 特徴とするディジタルIC装配。

【館水伍2】 内部が投数の価値プロックに分かれて権 成され、所定の動作モード時に使用される第1のプロッ クと使用されない第2のプロックとを有するディジタル IC被倒において、

借号を全て固定することを特徴とするディジタルIC数 上配所定の動作モード時に上配第2のプロックへの入力

【請求項3】 内部が複数の機能プロックに分かれて精 成され、所定の動作モード時に使用される第1のプロッ クと使用されない第2のプロックとを有するディジタル IC被奪において、

7

ï

7 11

上配所定の動作モード時に上配第2のプロックのフリッ プフロップへのクロックを停止することを特徴とするデ ィンタル 1 C強便 「脚水塔4】 内部が複数の機能プロックに分かれて構 成され、所定の動作モード時に使用される第1のプロッ クと使用されない第2のプロックとを有するディジタル IC被倒において、

上配所定の動作モード時に上配第2のプロックのダイナ ミックフリップフロップへのクロックを、通路より低い 周波数のクロックに変えて供給することを特徴とするデ **メジタル I C被倒** 【酵水項5】 内部が複数の機能プロックに分かれて構 成され、所定の動作モード時に使用される第1のプロッ クと使用されない第2のプロックとを有するディジタル I C数値において、

上配所定の動作モード時に上配館2のプロックのフリッ に、クロック入力協子に通常より低い超散数のクロック プフロップのクリア協子にクリア信号を供給すると共 を供給することを特徴とするディジタルIC被配

[発明の詳細な説明] 0000 [産業上の利用分野] 本発明は、内部がいくつかの機能 プロックに分かれているディジタル I C装置に関する。 0002]

種関落され、市場に提供されており、このようなディジ [従来の技術] 近年において、オーディオ信号やピデオ 間のをディジタル化したディジタル値の等を配録・再生 したり送信・受信したりするためのディジタル機器が各 タル機器に用いられるディジタル信号処理用の1C(集 質回路)も多くの種類のものが知られている。

[0003] このようなディジタル1 Cの中で、複数の

は、ディジタルオーディオテーブレコーダ (DAT) の ロックは不必要であり、実質的に有効な動作をしていな 機能や動作ホードを称つものも必要存在している。例え 配録・再生信号処理用ICにおいては、大別して配録や ードと再生モードとを持っている。この各種値タイプの I Cは、一般に内部が複数の機能プロックに分かれてい ることが多く、これらの複数の機能プロックの内で、上 的製作キードによっては使用されないプロックが生じる ことがある。例えば、上配配録・再生信号処理用1Cの 場合に、配録モード時では、再生にしか使用されないプ

[0004]

[発明が解決しようとする観閲] ところで、上述したよ 使用されないプロック(例えば上配再生時専用のプロッ ク)にデータが入力されていたり、クロックが入力され ていたりすると、そのブロックの出力を何ら使わないに もかかわらず動作していることになる。 いわゆるCMO Sプロセスによるダイジタル1 Cでは、内部の1/0の 状態が変化するときに電流が流れるから、使用されてい ないプロックでもデータ入力やクロック入力等によって 1/0状態の仮化が生じれば、鬼流が指撃されることに うにある所定のキード(例えば上配配録キード)時に、

【0005】本発明は、このような実情に個みてなされ **たものであり、暫作ホードによって使用されない最低**が ロックにしいたは、その包存ホード中における弦歌稿指 を必要最小限に抑え、1 Cの電力消費量を軽減し得るよ うなディジタル I C数層の遊供を目的とするものであ

[0000]

田質2のブロックのフリップフロップへのクロックを体 ックへの入力信号を全て固定することにより、又は、上 放敷のクロックに変えて供給することにより、又は、上 低い周波数のクロックを供給することにより、上述の課 [吸図を解決するための事政] 本発明に係るディジタル IC被倒によれば、内部が複数の磁筒プロックに分かれ て構成され、所定の動作モード時に使用される低1のブ ロックと使用されない第2のプロックとを有するディジ タルIC数層において、上配所定の動作モード時に、上 **団第2のプロックのフリップフロップのクリア粒子にク** リア信号を供給することにより、又は、上配祭2のプロ 止することにより、又は、上配質2のプロックのダイナ ミックフリップフロップへのクロックを通常より低い周 日祭2のプロックのフリップフロップのクリア 絡子にク リア信号を供給すると共にクロック入力場子に適常より

り、入力信号を固定したり、クロックを存止又は低い周 [作用] 所定の動作モード時には使用されない第2のブ ロックについて、フリップフロップをクリア状態とした [0000]

3

[0000]

【実施例】以下、本発明に係るディジタル1 C装置のい くっかの好ましい収穫倒について、図面を参照しながら 覧明する。図1~図4は、本発明に保るディジタル1C 按償の第1~第4の突施例の概略構成をそれぞれポナブ ッチ1、2、及び回路プロック4A、4Bが用いられて ロック図であり、いずれの実施例においても、切換スイ

ドとしては、第1の回路プロック4Aのみが使用され第 の回路プロック4Aと、第2の回路プロック4Bとが数 ダ)用の配像・再生用の信号処理1Cにおける配像時専 応じて使用される 合と使用されない場合とが生ずる回 2の回路プロック4Bは使用されない第1の動作モード 考えられるが、これ以外にも、第1の回路プロック4A も第2の回路プロック4Bもいずれも使用されない第0 の動作モードと、第1の回路プロック4A及び第2の回 【0009】これらの図1~図4において、ディジタル 用回路前及び再生時専用回路前のように、動作モードに 路プロックに相当するものである。この場合の動作モー と、第2の回路プロック4Bのみが使用され第1の回路 I C数質の内部の機能プロックとして、少なくとも祭 I プロック4Aは使用されない類2の動作モードとが先す 路プロック 4 Bの双方が共に使用される第3の動作モー けられている。これらの回路プロック4A及び4Bは、 例えば、DAT(ディジタルオーディオテープレコー ドとが考えられる。

[0010] ここで、上述したDATの配録・再生用信 するときの、上町4つの動作モードの具体倒について脱 的にとってのスタンパイモードともいえる。また、上記 第3の動作モードは、配像(吸音)同時モニタモードの に、上記第2の動作モードは再生モードにそれぞれ相当 りの信号処理を行わないときであり、記録や再生用の回 B処理ICにおける配配時毎用回路部が回路プロック4 ナろことは明かであるが、さらに、上記第0の動作モー ドは、テープの早送りや 戻しのように配録や再生のた ように、配象用信号処理と再生用信号処理の両方が同時 Aであり、再生母母用回路が回路プロック4Bであると 男する。上記第1の動作者一ドは記録(吸音)・モード に必要とされるモードである。

【0011】切換スイッチ1、2は、上述したような動 作ホードに応じて四模状態が変化するものであり、2つ が"し" (ローレベル) を選択したし切換スイッチ 2 が の凶後スイッチ1、2の囚後状態に応じた上記4つの勧 "01"と投して、上配第1の動作モードに対応させる 着合には、切換スイッチ1、2の状態"00"を上配筋 作モードを数すことができる。例えば、切換スイッチ1 "H" (アイフベル) や望吹している状態"LH"や

ドに、また状態"11"を上配第3の動作モードに、そ 2の状態や上的4つの動作や一ドとの対応関係勢につい 0の動作モードに、状態"10"を上配筋2の動作モー たぞれ対応させることができる。この辺徹スイッチ1、 ては、上記具体例に限定されず、任意に散定すればよ [0012] 先手図1は、本発明に保るディジタル1C 装置の第1の実施例の概略構成を示すプロック回路図で ある。この図1において、四様スイッチ1、2からの出 力信号は、現在選択された上配動作モードを指示する信 **身として、クリアコントロールロジック回路3に送られ** ている。このクリアコントロールロジック回路3は、現 A、4Bの例えばフリップフロップの各クリア協子にク 在の動作モードに応じて、I C内の各回路プロック4 リア信号を送るものである。

がクリアコントロールロジック回路3内でそれぞれ反転 上記状態 "01" より、切換スイッチ1が"し"を、切 換スイッチ2が"H"をそれぞれ選択し、クリアコント [0013] このクリアコントロールロジック回路3の 具体的な構成としては、切様スイッチ 1からの出力信号 を反転して回路プロック4Bのクリア協子に、切換スイ リア始子に送るような構成とすればよい。この場合、上 記憶0の動作モード時には、上記状態"00"より、切 換スイッチ1、2でいずれも"L"が選択され、これら されることで"H"のクリア信号となり、これらが両方 の回路プロック4A、4Bの各クリア協子に送られて各 回路プロック4A、4Bの各フリップフロップがいずれ ッチ2からの出力信号を反転して回路プロック4Aのク もクリア状態とされる。上記第1の動作モード時には、 ロールロジック回路3では、四様スイッチ1からの

Bのクリア悩子に、切換スイッチ2からの"H"を反転 "10")時には、回路プロック4Aがクリア状態で回 "L"を反転して"H"のクリア信号を回路プロック4 して"し"の信号(クリアしない信号)を回路プロック 4人のクリア協子にそれぞれ苦る。従うて、回路ブロッ ク4Aは通常の動作状態で回路プロック4Bがクリア状 路ブロック4Bは通常の動作状態となり、また、上配第 3の動作モード (状態 *11") 時には、回路プロック 題となる。以下同様に、上記第2の動作モード(状態 4A、4B共に通常の動作状態となる。

て、上述したように動作モードによっては使用されない クリア状盤とされたプロックは、1/0の状態の変化が なくなるため、流れる電流の最が低減され、IC回路全 体での魅力消費量を抑えることができる。これは、特に いわゆる CMO Sプロセスで作られた I Cの場合に関格 [0014] これらの回路プロック4A、4Bにおい に出れる数果である。

例を示している。すなわち、切換スイッチ1、2からの として、各回路プロック4A、4Bへの入力を固定する 【0015】次に、図2は、本発明に保る第2の実施例

の信号が"H"で回路プロック4Aには各人力協子7A

ることができる。 っており、この入力イネーブルコントロールロジック回 簡号を入力イネープルコントロールロジック回路5に没 路5からの一の出力信号を、回路プロック4人へのn倒 の入力を刨御するためのn倒のアンドゲート6A1 、6 ク4Bへのm個の入力を制御するためのm個のアンドゲ 一ルロジック回路5からの街の出力信号を、回路プロッ A2、・・・、6 Anに送り、入力イネーブルコントロ

—ト6 B₁ 、6 B₂ 、・・・、6 B_B に送っている。n は、他の回路部やIC外部勢から回路プロック4Aに送 られるn個の入力信号が各入力端子7A1、7A2、・

歯のアンドゲート6 A1 、 6 A2 、・・・、6 An に

らの出力信号は、回路プロック 4 Bのm個の入力処子 I B1、6B2、・・・、6Bmには、他の回路部や1C 外部等から回路プロック4Bに送られる中間の入力信号 が各入力場子 7 B1 、 7 B2 、・・・、7 Bm より供給 ・、6Anからの出力信号は、回路プロック4Aのn倒 m倒のアンドゲート6 B1 、 6 B2 、・・・、 6 Bm か されている。n倒のアンドゲート6A1、6A2、・・ ・・、7 An より供給され、m倒のアンドゲート6 Bj、1B2、···、1Bm に送られる。

[0016] この場合、入力イネーブルコントロールロ

ロックBのm個の入力増子1B1~1Bm~の各入力信 ジック回路5から"H"信号が送られるアンドゲートが 導通 (オン) 状態となって各入力信号が回路プロックに ~6 An に"H" 信号が送られるとき、これらのアンド (オフ) 状態となって回路プロックへの各人力信号は例 えば"し"に固定される。例えば、入力イネーブルコン て、各入力焰子7A」~7Anからの各人力倍号が回路 プロック4Aのn個の入力塩子IA1~IAn にそれぞ れ供給され、また例えば、入力イネーブルコントロール に"し" 信号が送られるとき、これらのアンドゲート6 B] ~6 Bm が全て薬断(オフ)状態となって、回路ブ ロジック回路5からm個のアンドゲート6 B」~6 Bm トローケロジック回路5からn窗のアンドゲート6 V1 ゲート6A₁ ~6A_n が全て導通 (オン) 状御となっ 供給され、"L"信号が送られるアンドゲートが遮断

5の具体例としては、切換スイッチ1からの出力信号を 【0017】 入力イネーブルコントロールロジック回路 そのままm個のアンドゲート6 B』~6 Bm に送り、切 ート6AI ~6An に送るような構成とすればよい。こ の場合、例えば上記状態"01"の第1の動作モード時 **には、翌穣スイッチ1の出力が"し" た、翌穣スイッチ** 2の出力が"H"であるから、入力イネーブルコントロ ールロジック回路5か5アンドゲート6 B」~6 Bm へ (*0*) に固定され、アンドゲート6A」~6A_n へ 換スイッチ2からの出力信号をそのままn個のアンドゲ の信号が"し"で回路プロック4Bへの入力は"し"

身は全て"L"(あるいは"O")に固定される。

[0018] このような第2の炭箱回によれば、動作形 一ドに応じて使用されない回路プロックへの入力信号が 固定されるため、1/0の状態の変化がなくなり、流れ 気のホードも回数な動作かもろれめ、観別を治療する。 る電流の最が減ってIC回路会体での電力指数量を抑え ~7Anからの各人力信号が供給されることになる。

おり、このクロックイネーブルコントロールロジック回 品板動子11を用いたクロック発生用の発展回路10か 路8からの一の出力信号を回路プロック4Aへのクロッ クの供給を慰御するためのアンドゲート9人に送り、ロ ジック回路 8 からの他の出力信号を回路プロック 4 B 〜 のクロックの供給を慰留するためのアンドゲート9 Bに 沿っている。これらのアンドゲート9A、9Bには、水 ちのクロック信号が供給されている。 アンドゲート9A からの出力信号は回路プロック4Aのクロック人力塩子 に送られ、アンドゲート9日からの出力信号は回路プロ 【0019】次に、図3は、本発明に保る第3の状態例 を示し、使用しない回路プロックのフリップフロップ等 ロックイネーブかコントローケロジック回路 8 に送った この図3において、切換スイッチ1、2からの信号をク へのクロックを停止あるいは道断する例を示している。 ック48のクロック入力協予に送られている。

ルロジック回路8の具体例は、切換スイッチ1からの出 成とすればよい。ここで例えば上記状態"01"の第1 で、切換スイッチ2の出力が"H"であるから、クロッ ックが盗断(供給年止)され、アンドゲート9Aへの信 **中が"H"では当状値となり、回路プロツク4Aには殆** 版回路10からのクロックが供給されることになる。他 【0020】この勘合のクロックイネーブルコントロー 力信号をそのままアンドゲート9Bに送り、切換スイッ チ2からの出力信号をアンドゲート9Aに送るような情 クイネーングコントローグロジック回路 8 からアンドゲ **ート9Bへの信号が"し"で回路プロック4Bへのクロ** 【0021】これは、IC内田のフリップフロップがい る。動作モードに応じて使用されない回路プロックへの クロック供給が設置されるため、動作が存止され、配流 わゆるスタティックタイプのものであるとき有用であ の動作モード時には、切積スイッチ1の出力が"1." のモードも同様な動作であるため、説明を省略する。

は、上配筋3の契施倒の構成を使うことができず、次の 図4に示すような第4の実施例の構成を用いることが好 ロールロジック回路12に送っており、このクロック風 被徴コントロールロジック回路12からの一の出力信号 を回路プロック4Aに供給するクロックを選択するため [0022] ところで、1 C内部にいわゆるダイナミッ 切換スイッチ1、2からの信号をクロック周辺敷コント ましい。すなわち、図4に示す筋4の攻縮例において、 クタイプのフリップフロップが用いられている場合に 最が扱って、弦撃戦力が抑えられる。

€

局平6-112810

3A、13Bには、水品板動子11を用いたクロック発 5。セレクタ13Aからの出力信号は回路プロック4A のクロック人力協子に送られ、セレクタ13Bからの出 力信号は回路プロック 4 Bのクロック入力増子に送られ 対し、分周回路14で分周された第2の周波数のクロッ のセレクタ13Aに送り、ロジック回路12からの他の 出力信号を回路プロック4Bへのクロックの選択するた めのセレクタ13日に送っている。これらのセレクタ1 生用の発板回路10からの第1の周波数のクロック信号 と、このクロック信号を分周回路14で分周した第2の 超波数のクロック信号との両方がそれぞれ供給されてい ロック信号は正常動作を行わせるための信号であるのに ている。ここで、発援回路10かちの第1の周波数のク ク信号は通常よりも低い周波数で、後述するようにダイ ナミックフリップフロップに大きな配流を消さないよう にする程度の周波数の信号である。

ジック回路12の具体倒としては、切換スイッチ1から ッチ2からの出力信号をセレクタ13Aに送るような構 い。ここで例えば上記状態"01"の第1の動作モード **身が"L"となり、分周回路14からの上記第2の周設** 数のクロック信号が選択されて回路プロック4Bに供給 【0023】この場合のクロック周波数コントロールロ 成とすればよく、これに対するセレクタ13A、13B としては、いずれも、選択制御信号が"H"のときに発 し、制御信号が"し"のときに分周回路14からの第2 時には、労働スイッチ1の出力が"し"で、均模スイッ ロールロジック回路12からセレクタ13Bへの勧御信 が供給されることになる。他のモードも同様な動作であ の出力信号をそのままセレクタ13Bに送り、切換スイ チ2の出力が"H"でもろから、クロック囮政数コント で、回路プロック4Aには発板回路10からのクロック されるのに対し、セレクタ13Aへの割御信号が"H" 版回路10からの第1の周波数のクロック信号を選択 の周波数のクロック信号を選択するものを用いればよ るため、説明を省略する。

10024] にてて、いわゆるCMOS 1Cを用いる 場合の動作権流について、皮び上配ダイナミックフリップフロップの動作原理について、因5~四7を毎日したがら収収する。先才図5は、いわゆるCMOSインパータの製御の魔軽様成を示し、入力値子21がPチャンネルMOSトランジスタ22のゲート伝接続されている。PチャンネルMOSトランジスタ23のドーインは破壊されていたが終されている。PチャンネルMOSトランジスタ23のドーインに接続されている。PチャンネルMOSトランジスタ23のドレインに接続されている。PチャンネルMOSトランジスタ23のドートが"L"になるとオン(ドレイン・ス面がローインビーダンス)となり、NチャンネルMOSトランジスタ23はゲートが"L"になるとオン(ドレイン・ス面がローインビーダンス)となり、NチャンネルMOSトランジスタ23はゲートが"H"でオン

「いっ。」 人力増子21の入力が"H"のとき、NチャンルのSトランジタ23がオンし、上的Gnd(後地)レベルの信号"L"が出力端子24から即り出れるのに対し、入力が"L"のときにはPチャンネルの信号"H"が出力される。人力が"H"から"L"に、あるいは"L"から"H"にあいて"L"が「H"が「L"が「R"のでの信号、H"が出力される。人力が"H"が「L"が、中でPチャンネルのSトランジスタ22、NチャンネルのSトランジスタ23が共にある程度オンになる瞬間があり、このときり44倍延縮分子56.0d(後地)増子に比較的大きな程識が描れる。これが、上述した1C内部の1/0の状態変化が少ないほど直流消費量が少なくできる理由である。

[0026] 衣に、ダイナミックフリップフロップの番 は、ソースードレイン間が互いに並列に接続されたPチ ャンネルMOS トランジスタ 3 4 と N チャンネルMO S トランジスタ35との一方の接続点に接続され、他方の 接続点a は容量36に接続されている。 P チャンネルM OSトランジスタ34のゲートには猶子32からの反転 クロック伯号<u>CK</u>が、また、NチャンネルMOSトラン ジスタ35のゲートには蝎子33からのクロック信号C PチャンネルMOSトランジスタ38のソースはVdd数 原格子に被徴され、ドレインはNチャンネルMOSトラ ンジスタ 39のドレインに被続されて出力絡子37に被 台には、例えば図6に示すように、その内部のノードa の低圧保持を容量(コンデンサや神道容量)36にたよ っている。 ナなわち、この図6において、入力増子31 ンネルMOSトランジスタ38のゲート及びNチャンネ 脱され、NチャンネルMOSトランジスタ39のソース Kがそれぞれ供給されている。上配複模点 a は、P チャ ルMOSトランジスタ39のゲートに接続されている。 はGnd (使地) 処子に接続されている。

【0027】この図6の構成において、クロック信号C Kが"H" (CKが"L") のときには、Pチャンネル のレベルが現れ、その後クロック信号CKが"L"とな ると、入力端子31と点aとの間の接観が切れて、入力 に関わりなく点ョの包圧が保持される。これは、点ョが まう容量36に電荷が保持されることで電圧が保たれる 点aは上記Vdd電磁電圧とGnd(接地)との中間位位に 暮ち着くことになる。このとき、上述した図5の説明と 8、39) において、Vdd質疑粒子からGnd (被地) 塩 子に比較的大きな電流が流れてしまう。これを防ぐため MOSトランジスタ34とNチャンネルMOSトランジ スタ35とが共にオン状態となって点 a に入力焔子31 南インピーダンスになっていて、点Bに付いて見えてし からである。しかし、高インピーダンスとはいっても、 小さな容量36に養えられた配荷は関もなく放出され、 **団 なに、点 B の出力倒のインパータ(トランジスタ 3** に、このような状態になる前に再びクロックCKを

'H" にして、点aに入力レベルを与えてやる必要があましました。

[0028] 図7の(A)~(D)は上述したような動作を収明するための被形図であり、(A)はクロック信号CKを、(B)は入力端子31の入力信号を、(C)は上記 点の電圧(レベル)を、また(D)は出力端子37の出力信号をそれぞれ示している。この図7において、時刻11ではフロック信号(A)が"H"であるか

[0029]従って、図4ド示した本部男の第4の実施倒においては、通常動作時の本来の国政教(上配節10回政教)のクロック信号を、ダイナミックフリップフロの国政教)のクロップの内部ノード(8点)の電圧が上記中国電位にならない範囲でなるべく低い周政教(上配節2の周政教)に分周し、動作モードによって使用しない回路プロックにはこの低い周政教のクロック信号を供給するようにすればよい。

【のの3の】なお、本労用は上配炭結例のみに限定されるものではなく、何えば、上配第1の炭結例から第4の炭結例をつつ以上を組み合わせて使用するようにしてもよく、特に、上配第1の炭結例と上配第4の炭結例とを組み合わせて用いるのが好ましい。この他、3つ以上の回路プロックが設けられたディジクル1Cに本発明を適用できることはか論である。

【独明の効果】以上の説明からも明らかなように、本発明の効果】以上の説明からも明らかなように、本発明に保るディジタルIC装置によれば、内部が複数の機

個プロックに分かれて構成され、所定の動作モード時に 使用される第1のプロックと使用されない第2のプロックとを有するディジタル1C数値において、所近の動作モード時には使用されない第2のプロックについて、フリップフロップをクリア状態としたり、人力信号を固定したり、クロックを停止又は低い周波数に切り換えたりすることにより、原第2プロックを流れる電流量が減少し、電力路費量を約えることができる。

図面の簡単な説明】

【図1】本発明に係るディジタルIC設備の筋1の炭塩 会の契部の概略構成を示すプロック図である。 【図2】本発明に係るアイジタト1C設置の前1の実施図の製造の製造の機能構成を示すプロック図である。製炭塩的の製造の機能は成を示すプロック図である。製炭塩的の製作を収割するための設施図である。

|四3] 本部明に保るディジタル | C装置の第1の実施型の支援の機能を発売すプロック図である。 |図4] 本部明に保るディブロック図である。 |図4] 本部明に保るディジタル | C装置の第1の装箱

TOTAL THREET TOTAL TOT

[図6] ダイナミックフリップフロップの政部構成を示す回路図である。 1回路図である。 1回30 1 回じて登れた前田ナストンでは認図にもメ

[図7] 図6の動作を説明するための設形図である。 [体号の説明]

1、2・・・・ 四級スイッチ 3・・・・クリアコントロードロジック 4A、4B・・・・回路プロック 5・・・・ 入力イネーブルコントロールロジック

 $6A_1 \sim 6A_n$, $6B_1 \sim 6B_n$, 9A, $9B \cdots$

/ / / / / / Bl ~7 Bm · · · · · 信与入力組

8・・・・クロックイギーブルコントロールロジック||0・・・・クロック発送回路

10・・・・クロック発展回路 11・・・・水品板動子 12・・・・クロック周波数コントロールロジック 13A、13B・・・・セレクタ

14 · · · · · 分周回路

13 cm 4 c

9

等局平6-112810

